AG32开发软件包及 SDK 下载：


百度网盘：https://pan.baidu.com/s/17bp-zAnsYRuVMRTSSVHN5A&pwd=12ej

版本记录

  • 版本Version 1.7.7

    1、在执行Prepare Logic阶段，系统将自动识别指定IP目录下的Verilog源文件，并将其动态加入Q…

    阅读更多

  • 版本Version 1.7.6

    1、加入新的逻辑器件AGRV2KL100H 2、Downloader的Tools->Advanced菜单…

    阅读更多

  • 版本Version 1.7.5

    1、VE文件增加了以下Function Pin: a. SYS_CLKEN：逻辑部分的系统时钟门控信号。 b.…

    阅读更多

  • 版本Version 1.7.3

    1、修正了yosys不能加载的init.tcl的问题，同时更新yosys版本到0.52。 2、新增支持的boo…

    阅读更多

  • 版本Version 1.7.0

    1、加入dsp例程 加入dsp例程以及DSP软件库。 2、加入Slave SPI例程 加入用逻辑实现的Slav…

    阅读更多

  • 版本Version 1.6.10

    1、更新HyperRAM例程     支持RGB刷屏，同时支持LVGL…

    阅读更多

  • 版本Version 1.6.9

    1、缺省的顶层模块名称从”top”改为.ve文件名称。   &nb…

    阅读更多

  • 版本Version 1.6.7

    1、支持KHz级的PLL时钟输出。 2、更新修正GPTIMER例程。 3、支持使用 “b…

    阅读更多

  • 版本Version 1.6.5

    1、下载器支持离线加密和限制下载次数     最新版本支持在Downl…

    阅读更多

  • 版本Version 1.6.4

    1、加入新例程:multi_uart,可额外增加10个UART    &nbsp…

    阅读更多