正在供货 Currently supplying

AG256

256 LEs，LQFP-100 package
在淘宝查看
PRODUCT DEFINITION / 产品定义
AG256是一款成本较低的 CPLD 器件。这种快速启动、非易失性的 CPLD 系列适用于通用型和低密度逻辑电路。其逻辑密度为 256 个逻辑元件，采用 LQFP-100 封装形式。
AG256 CPLDs is the low cost CPLDs. This instant-on, non-volatile CPLD family targets general-purpose and low-density logic. The logic density is 256 Logic Elements with LQFP-100 package.
IDEAL FOR / 适用场景
  • 工业自动化与控制 Industrial Automation and Control
  • 仪器仪表 Instrumentation and meters
  • 智能家居控制 Smart home control
  • 数码产品‌ Digital products

特性 Feature

    • 低成本低功耗CPLD
    • Low-Cost and low-power CPLD

 

    • 快速启动、非易失性标准兼容架构。
    • Instant-on, non-volatile standard compatible architecture.

 

    • 全局时钟网络中最多有4条全局时钟线，贯穿整个设备。
    • Up to 4 global clock lines in the global clock network that drive throughout the entire device.

 

    • 提供可编程的快速传播延迟和时钟到输出的时间。
    • Provides programmable fast propagation delay and clock-to-output times.

 

    • UFM支持最高256 Kbit的非易失性存储。
    • UFM supports non-volatile storage up to 256 Kbits.

 

    • 支持3.3伏逻辑电平
    • Supports 3.3-V logic level

 

    • 可编程斜率、驱动强度、母线保持、可编程上拉电阻、开漏输出、施密特触发器和可编程输入延迟。
    • Programmable slew rate, drive strength, bus-hold, programmable pull-up resistors, open-drain output, Schmitt triggers and programmable input delay.

 

    • 内置联合测试行动组（JTAG）边界扫描测试（BST）电路，符合 IEEE 标准 1149.1-1990。
    • Built-in Joint Test Action Group (JTAG) boundary-scan test (BST) circuitry complaint with IEEE Std. 1149.1-1990

 

    • 符合IEEE Std. 1532标准的ISP电路
    • ISP circuitry compliant with IEEE Std. 1532

 

    • 3.3伏LVCMOS和LVTTL标准
    • 3.3-V LVCMOS and LVTTL standards

 

    • 模拟LVDS输出（LVDS_E_3R）
    • Emulated LVDS output (LVDS_E_3R)

 

    • 模拟RSDS输出（RSDS_E_3R）
    • Emulated RSDS output (RSDS_E_3R)

 

PDF
AG_CPLD_Rev1_2
607 KB
下载