1、在执行Prepare Logic阶段…
1、加入新的逻辑器件AGRV2KL100…
1、VE文件增加了以下Function …
1、修正了yosys不能加载的init.…
1、加入dsp例程 加入dsp例程以及D…
1、更新HyperRAM例程  …
1、缺省的顶层模块名称从"top"改为.…
1、支持KHz级的PLL时钟输出。 2、…
1、下载器支持离线加密和限制下载次数 &…
1、加入新例程:multi_uart,可…
